現在的石英晶體振蕩器都往高性能方向設計,那什么樣的振蕩器才稱得上高性能呢?普通的振蕩器不屬于高性能,所謂的高性能指的是具備特殊的低相位抖動,低相位噪聲,低G靈敏度,寬溫,頻率范圍大,頻率偏差精準度高的,才能被稱做高性能.主要應用到高速串行,以太網,局域網,蜂窩,無線,通信,軍工等多種高端領域,本文主要為大家講解,低抖動在高性能的Pletronics Oscillator設計中有多重要,Pletronics晶振公司是美國知名的晶體振蕩器制造商.
高速串行總線架構是當今高性能設計的標準.雖然并行總線標準正在發生一些變化,但串行總線在多個市場和設備上建立-計算機,手機,娛樂系統等.串行總線在電路和電路板布局中提供了性能優勢和設計簡化(更少的跡線).串行數據鏈路表現為當今知情世界的動脈,因為它們在處理系統中將數據從一個點傳輸到另一個點.為了確保準確的傳送和接收,數字系統中的數據由時鐘和數據恢復(CDR)電路控制,該電路然后表現為數據系統中的握手.準確接收和解釋數據的關鍵在于精確了解時鐘邊緣在任何時間點的”位置”.
由于發送和接收設備可以位于任何地方-從同一桌面到世界的另一端,因此每個不同的位置或環境都會影響時鐘晶振邊緣從發送數據到發送數據的時間如何漂移.設備接收和解釋數據的時間.這些影響很多,包括溫度,物理運動/振動,甚至是時鐘信號發起的架構.凈結果要么是否具有準確數據,否則“不”顯然不是任何系統中的選項.對于最終用戶而言,這可能意味著較差的體驗質量以及對互聯網會話和相關服務的干擾(即語音質量差,視頻內容的觀看體驗不均勻或數據文件內容損壞).性能特性是時鐘邊緣與預期精確度的精確度量,稱為“抖動”.通常在測量中使用三種抖動量化:
1.相位/RMS抖動-可被視為精細焦點測量.這通常稱為”絕對抖動”,即通過網絡分析儀測量信號的相位噪聲,通常顯示時鐘邊緣位置的總差異和整體差異(圖A);
2.峰值抖動和峰峰值抖動,每個抖動可被視為”過程”測量,并分為兩個特征:
一個.周期抖動(又稱周期抖動)任何一個時鐘周期與理想或平均時鐘周期之間的差異-通常通過用示波器測量有源晶振信號周期來揭示(圖B),以及灣周期間抖動-任意兩個相鄰時鐘周期的持續時間差異.對于微處理器和RAM接口中使用的某些類型的時鐘生成電路而言,這也很重要,并且還可以使用示波器進行測量(圖C).抖動性能/規格限制已由ITU-T,Telcordia和IEEE等標準化機構確定.本機以太網(IEEE)上的抖動規范和測試方法與SDH/SONET/SyncE(ITU-T,Telcordia)的規范和測試方法不同.

抖動生成

隨著下一代串行標準的數據速率的提高,模擬異常對信號完整性和質量的影響比以往任何時候都大.信號路徑中的導體,包括電路板走線,過孔,連接器和布線,表現出更大的傳輸線效應,回波損耗和反射會降低信號電平,引起偏移,并增加噪聲,從而產生抖動.然而,一切都始于基本系統時鐘信號(SYSCLK或主時鐘).除了時鐘信號的顯著性能特征之外,創建信號的成本可以在10倍以上變化-取決于所使用的架構和設計方法.為了幫助實現沒有過多性能保護帶的系統設計(因此成本過高),本文重點介紹用于創建符合每個特定高速串行數據(HSSD)的時鐘信號的不同架構的更新.實施方案.特定的抖動類型,定義和一致性測試方法已經有很好的文檔記錄,這里不再重復.
用于創建系統時鐘的流行基礎組件是石英晶體振蕩器(XO),這是一種已經使用多年的技術.晶體振蕩器本身具有固有的抖動特性,其輸出抖動將根據設計/電路和單價而變化.智能系統設計人員意識到系統/產品/設計的總成本本身就是一個需要滿足的“規范”.本文介紹了每種信號創建方法以及推薦表,以幫助潛在用戶承擔比必要更高的組件成本.
SYSCLK起源方法
基本的無褶邊晶體振蕩器采用石英晶體,并與簡單的電路一起使用,以在晶體的基本模式下運行,并創建方波輸出.該架構為峰峰值和RMS抖動提供了最佳性能,在頻率高達50Mhz時通常是最具成本效益的.為了以盡可能低的抖動達到更高的頻率,使用稱為高頻基波(“HFF”)的技術.可以使晶體以其泛音模式之一振動,這發生在基本諧振頻率的奇數倍數附近.這種晶體被稱為第3,第5,第7......等泛音(OT)晶體.為了實現這一點,振蕩器電路通常包括額外的設計元件以選擇所需的泛音.相關地,在典型的應用中,可以有效地執行使晶體在其第三泛音上工作以達到高達3x50Mhz=150Mhz的頻率的架構.
更高泛音的操作需要更復雜的電路,并且一些振蕩器公司正致力于增加石英晶體基本和第三泛音諧振技術,以支持例如70.8333Mhzx3=212.500Mhz的10Gb光纖通道.這些努力的重點是提供最低的抖動主時鐘性能-隨著數據總線速度的不斷提高而需要.盡管如此,這項技術仍處于高級階段,所有晶體振蕩器供應商都無法提供.
已經成功使用的另一種技術是集成整數乘法器.在這些器件中,通過將輸入信號鎖定到以晶體頻率的直接整數倍(2x,3x,4x......等)運行的集成電壓控制振蕩器,然后二進制分頻回到所需的op-,可以提高頻率.降低頻率.可以采用的另一種方法是諧波乘法.這在技術上類似于晶體泛音利用,不同之處在于來自晶體振蕩器(不是晶體)的輸出信號乘以整數值.除了電路積分中的損耗和其他折衷之外,抖動性能比直接(即泛音模式的晶體基本)頻率產生的因子20LogN(其中N是整數倍增因子)惡化.
因此,盡管基頻,諧波和/或諧波頻率生成是可能的,但與集成整數乘法相比,這些技術通常成本和復雜性都是過高的,這可以滿足抖動要求,盡管余量較小.為了避免任何不必要的成本溢價,設計人員在設計裕量期間需要關注的是計算輸出信號抖動的特定帶寬.
所使用的第三種技術被稱為集成的分數N乘數.這是輸入信號的頻率可以轉換成幾乎任何其他相關的頻率-整數的地方.例如,25Mhz石英晶體諧振器頻率可以通過25.78125的分數乘法轉換為644.53125Mhz.由于超出本文預期目的和深度的原因,這會導致最大量的信號抖動.同樣,它對于某些系統來說已經足夠,并且在215Mhz以上的頻率下使用是最具成本效益的.
晶體振蕩器輸出邏輯
在前一節中,討論了生成CLK的方法及其如何影響抖動性能.無論實現架構是基本結構還是泛音晶體,N乘法器或分數N乘法器,晶體振蕩器還包含依照現有邏輯技術的輸出驅動器.輸出邏輯兼容性的具體類型可以是低壓CMOS(LVCMOS),低壓,正電源發射極耦合邏輯(LVPECL),低壓差分晶體振蕩器信號(LVDS)和/或高速電流控制邏輯(HCSL).輸出邏輯類型主要與給定應用類型內的處理設備的邏輯接口的輸出頻率和/或通用性有關.例如,PCIeSY SCLK的主要邏輯類型是HCSL.
晶體振蕩器輸出邏輯兼容性通常會使處理器件邏輯的開發滯后6到12個月,有時甚至更長.邏輯翻譯器在過渡期間使用.這種情況的一個例子是轉換最小化差分信令(TMDS).TMDS用于系統設計中的某些應用(例如:HDMI),但目前不能作為晶體振蕩器輸出邏輯的選擇.輸出邏輯類型的重要性在于通過將石英振蕩器(和任何附加輸出轉換設備)連接到處理設備而引入的“接口抖動”的貢獻.通常,具有最快轉換時間(例如,上升/下降時間)到“眼圖”的邏輯類型將導致最低的接口抖動.
選擇最佳CLK時鐘源設備
無論性能規范,規范要求或特定的PHY芯片組/執行方法如何,最重要的規范都是實現的成本效益.所有商業和工業系統都滿足所有性能要求,但總成本高于市場要求,沒有任何價值.

正在載入評論數據...

上一篇：NJR Crysta的包裝技術

下一篇：Quartz Crystal建模的原理與操作

此文關鍵字：低抖動晶體振蕩器高性能晶振設計

姓名：
郵箱：
驗證：
正文：

91精品在线播放-国产精品国产成人国产三级-欧美四区-五月婷在线-wwwxxx欧美-小视频黄色-三级a毛片-日韩v片-亚洲国产一区在线观看-ass东方小嫩模pics-天天操你-桃色在线视频-开心激情综合网-污的视频在线观看-日本少妇性高潮

歡迎光臨：深圳市康華爾電子有限公司

技術支持

晶振官方博客

低抖動在Pletronics Oscillator高性能設計中的重要性

相關資訊